(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-17179

(43)公開日 平成9年(1997)1月17日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
: G11C	11/407			G11C	11/34	3 5 4 C	
H03K	5/26			H03K	5/26	P	
H03L	7/085			H03L	7/08	Α	

審査請求 有 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平7-164257

(22)出願日

平成7年(1995)6月29日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 原口 嘉典

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 位相検出回路

(57)【要約】

【目的】DRAMのDLL回路における位相検出回路の 制御信号出力の安定化を図るとともに、その消費電流を 低減する。

【構成】本実施例は、位相判定回路11と、ラッチ回路12と、レベルシフト回路13とを備えて構成されており、位相判定回路11とレベルシフト回路13との間に、DLL回路からの出力クロック103の"L"レベル・エッジにおいて、位相判定回路11より出力される信号104および105をラッチして、それぞれ信号106および107として出力するラッチ回路12が新たに付加されている。これにより、位相安定回路11より出力される信号104および105は、ラッチ回路12にラッチされて保持され、当該位相安定回路11の非動作時においても、レベルシフト回路13を介して、レベルの安定した制御信号108および109を出力することができる。



【特許請求の範囲】

【請求項1】 Rambus DRAMに搭載される遅延位相同期回路(Delay Locked Loop)に含まれる1構成要素として、所定の入力クロックと当該遅延位相同期回路より出力される出力クロックとの位相差を検出する位相検出回路において、

前記入力クロックおよび前記出力クロックと所定の基準 電圧とを入力し、前記基準電圧レベルを参照して、当該 入力クロックと出力クロックとの間の進相・遅相関係を 判定し、所定の位相判定信号を出力する位相判定回路 と、

前記位相判定信号を入力して当該位相判定信号の入力レベルを保持し、前記位相判定回路の非動作時においても、安定したレベルの位相判定信号を出力するレベル保持手段と、

前記レベル保持手段より出力される所定レベルの位相判定信号を入力し、当該位相判定信号のレベルを所定レベルに設定して、前記遅延位相同期回路における位相調整用の制御信号として出力するレベルシフト回路と、を備えることを特徴とする位相検出回路。

【請求項2】 前記レベル保持手段が、それぞれのクロック入力端子に前記出力クロックを共通に入力し、前記位相判定回路より出力される第1および第2の位相判定信号をそれぞれ個別にデータ入力端子に入力して保持し、それぞれ安定したレベルの第1および第2の位相判定信号を出力する第1および第2のフリップフロップ回路により構成されることを特徴とする請求項1記載の位相検出回路。

【請求項3】 前記レベル保持手段が第1および第2の2入力NANDゲートにより構成され、前記位相判定回路より出力される第1および第2の位相判定信号をそれぞれ個別に入力端に入力し、それぞれの出力信号を対応する他のNANDゲートの他方の入力端に帰還入力するようして、当該第1および第2の2入力NANDゲートより安定したレベルの第1および第2の位相判定信号を出力することを特徴とする請求項1記載の位相検出回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は位相検出回路に関し、特にRambus DRAMの遅延同期回路において用いられる位相検出回路に関する。

[0002]

【従来の技術】始めに、図4を参照してRambus DRAMにおける遅延同期回路(DelayLocked Loop:以下、DLL回路と略称する)の基本構成と動作について説明する。図4に示されるように、DLL回路は、周波数fの入力クロック101に対して、周波数2fで相互に90度ずつ位相の異なる4相クロックを発生する4相基本クロック発生回路41と、入力ク

ロック101と出力クロック103の位相関係を検出す る位相検出回路42と、位相検出回路42より出力され る制御信号108および109の入力を受けて、これら の制御信号の入力レベルに対応して位相調整量が一定量 ずつ増減される信号114および115を出力する位相 調整量決定回路44と、4相基本クロック発生回路41 より出力される信号110~113の入力を受けて、こ れらの信号をミキシングし、位相調整量決定回路44よ り出力される信号114および115に応じて、位相シ フトを実行する位相シフト回路43と、位相シフト回路 43より出力される周波数2fの信号116および11 7を入力して、これらの信号の周波数を元の周波数 f に 戻し、周波数 f の出力クロック103として出力する出 力回路45とを備えて構成される。なお、位相検出回路 42は、位相判定回路11と、位相判定回路11の出力 信号のレベルを調整するレベルシフト回路13により構 成されている。

2

【0003】特に、位相検出回路42においては、当該位相検出回路42より出力される制御信号108および109のレベルを調整することにより、位相調整量決定回路42より出力される信号114および115のレベルが、サイクルごとに一定量ずつ増加または減少されるが、これらの信号114および115のレベルを一定量に保持するためには、1サイクル以内の間において、制御信号108および109のレベルを一定レベルに維持することが極めて重要である。

【0004】上記のDLL回路の一般説明に次いで、Rambus DRAMにおける位相検出回路の従来例について説明する。図5は、従来の位相検出回路の構成を30示す回路図であり、また図(a)、(b)、(c)および(d)は、本従来例における動作タイミング図である。図5に示されるように、本従来例は、PMOSトランジスタ51、55および56と、NMOSトランジスタ52、53、54、57、60~67と、インバータ58および59とを含む位相判定回路11と、PMOSトランジスタ68~71と、NMOSトランジスタ72~75とを含むレベルシフト回路13とを備えて構成される。

【0005】始めに、位相判定回路11の動作について 40 説明する。図5において、DLL回路より出力される出力クロック103(図6(a)参照)が"H"レベルの 状態にある期間中(この期間を非動作期間と呼称する)においては、NMOSトランジスタ57、60および61がONの状態となり、信号118および119が同一レベルで、且つGNDに引かれているために、位相判定 回路11より出力される信号104(図6(c)参照)および105(図6(b)参照)は、共に"H"レベルに固定される。次に、出力クロック103が"H"レベルから"L"レベルの状態に遷移すると、NMOSトラ 50 ンジスタ57、60および61がOFFの状態となり、

入力クロック101(図6(a)参照)とリファレンス電圧102(図6(a)参照)の入力に応じて、NMOSトランジスタ53、54、64~67が動作状態となり、信号118の電圧レベルと信号119の電圧レベルとの間に差電位が生じる。本従来例においては、入力クロック101の電圧レベルが、リファレンス電圧102の電圧レベルよりも高い場合には、信号118の電圧レベルの方が、信号119の電圧レベルよりも低いレベルとなる。

【0006】ここにおいて、PMOSトランジスタ55 および56とNMOSトランジスタ62および63はフ リップフロップ回路を形成しており、出力クロック10 3が "L" レベルの時には、PMOSトランジスタ51 がONの状態となって、当該フリップフロップ回路に電 源電圧Vnnが供給されるために、信号118の電圧レベ ルと信号119の電圧レベルの差電位が増幅されて、と ちらか一方のレベルが"L"レベルとなる。即ち、出力 クロック103の"L"レベル・エッジの時点におい て、入力クロック101がリファレンス電圧102より も高いレベルの状態にある場合、即ち、出力クロック1 03が、入力クロック101に対して位相が進んでいる 場合には、位相判定回路11より出力される信号105 のレベルは"L"レベルに遷移し、逆に出力クロック1 03の "L" レベル・エッジの時点において、入力クロ ック101がリファレンス電圧102よりも低いレベル の状態にあって、出力クロック103が、入力クロック 101に対して位相が遅れている場合には、位相判定回 路11より出力される信号104のレベルが"L"レベ ルに遷移する(図6(a)、(b) および(c) を参 照)。

【0007】次に、位相判定回路11より出力される信 号104および105を入力して、制御信号108(図 6 (d) 参照) および109 (図6 (d) 参照) を出力 するレベルシフト回路13の動作について説明する。図 5において、出力クロック103が"L"レベルの状態 にある期間、即ち位相判定回路11が動作状態にある期 間においては、位相判定回路11より出力される信号1 04および105の内の一方が"L"レベル、他方が "H"レベルの状態になるが、例えば信号104が "L"レベルになったものとすると、レベルシフト回路 13のPMOSトランジスタ71がONの状態となり、 NMOSトランジスタ75がOFFの状態となるため、 レベルシフト回路13より出力される制御信号109の 電圧レベルは、電源電圧VDDのレベルまで上昇する。こ の時にはPMOSトランジスタ69がOFFの状態とな り、更に信号105が "H" レベルとなってNMOSト ランジスタ73がONの状態となるために、レベルシフ ト回路13より出力される制御信号108の電圧レベル は、NMOSトランジジスタ72のしきい値電圧 V_T の レベルまで低下する。逆に、信号105が"H"レベル になった場合には、レベルシフト回路13より出力される制御信号109の電圧レベルは、NMOSトランジジスタ74のしきい値電圧 V_T のレベルまで低下し、また、制御信号108の電圧レベルは、電源電圧 V_{DD} のレベルまで上昇する(図6(a)、(b)、(c)および(d)を参照)。

【0008】次に、出力クロック103が"H"レベル の状態にある期間、即ち位相判定回路11が非動作状態 にある期間においては、位相判定回路11より出力され 10 る信号104および105が共に"H"レベルの状態に なるが、例えば、信号104が"L"レベルから"H" レベルに遷移し、信号105が"H"レベルに固定され たままの状態にあるものとすると、レベルシフト回路1 3のPMOSトランジスタ71がOFFの状態となり、 NMOSトランジスタ75がONの状態となるために、 レベルシフト回路13より出力される制御信号109の 電圧レベルは、NMOSトランジジスタ74のしきい値 電圧V_Tのレベルまで低下しようとするが、始めは制御 信号108の電圧レベルが当該しきい値電圧V_Tのレベ 20 ル状態にあって、PMOSトランジスタ70がONして いるために、このPMOSトランジスタ70を介して電 源電圧VDDが供給される状態となるとともに、NMOS トランジスタ74を介してGNDに引抜かれる状態とな り、結局のところ、PMOSトランジスタ70とNMO Sトランジスタ74の能力比に応じた中間レベルにおい て、制御信号115の電圧レベルは均衡して出力され る。この場合、レベルシフト回路13においては、制御 信号108の側と制御信号109の側とが、相互に対称 関係に配置されているために、制御信号108および1 30 09は共に同一レベルにて均衡出力される(図6

【0009】以上、説明したように、位相判定回路11とレベルシフト回路13により構成される位相検出回路42においては、出力クロック103が"H"レベルの期間中においては、制御信号108および109は、何れか一方が電源電圧 V_{DD} のレベルにて出力され、他方がしきい値電圧 V_{T} のレベルにて出力され、他方がしきい値電圧 V_{T} のレベルにて出力さ

(a)、(b)、(c)および(d)を参照)。

[0010]

40 れる。

【発明が解決しようとする課題】上述したDLL回路において用いられている位相検出回路においては、前述したように、DLL回路自体の特性上、位相調整量を1サイクル以内において一定に維持させることが重要である。しかしながら、上記の従来の位相検出回路においては、位相判定回路が非動作状態にある期間中、即ちDLL回路の出力クロックが"H"レベルの期間中においては、当該位相検出回路から出力される一対の制御信号が、共に或る中間レベルにて出力されるために、これら

の制御信号入力を受けて機能する位相調整量決定回路に よる位相調整量を、1 サイクル以内において安定した状態で維持することができなくなるという欠点がある。

【0011】また更に、位相判定回路が非動作状態にある期間中においては、制御信号が共に或る中間レベルにて出力される動作状態となるために、この間、位相検出回路内のレベルシフト回路のMOSトランジスタに無為の消費電流が流れるという欠点がある。

[0012]

【課題を解決するための手段】本発明の位相検出回路 は、Rambus DRAMに搭載される遅延位相同期 回路 (Delay Locked Loop) に含まれ る1構成要素として、所定の入力クロックと当該遅延位 相同期回路より出力される出力クロックとの位相差を検 出する位相検出回路において、前記入力クロックおよび 前記出力クロックと所定の基準電圧とを入力し、前記基 準電圧レベルを参照して、当該入力クロックと出力クロ ックとの間の進相・遅相関係を判定し、所定の位相判定 信号を出力する位相判定回路と、前記位相判定信号を入 力して当該位相判定信号の入力レベルを保持し、前記位 相判定回路の非動作時においても、安定したレベルの位 相判定信号を出力するレベル保持手段と、前記レベル保 持手段より出力される所定レベルの位相判定信号を入力 し、当該位相判定信号のレベルを所定レベルに設定し て、前記遅延位相同期回路における位相調整用の制御信 号として出力するレベルシフト回路とを備えることを特 徴としている。

【0013】なお、前記レベル保持手段は、それぞれのクロック入力端子に前記出力クロックを共通に入力し、前記位相判定回路より出力される第1および第2の位相判定信号をそれぞれ個別にデータ入力端子に入力して保持し、それぞれ安定したレベルの第1および第2の位相判定信号を出力する第1および第2のフリップフロップ回路により構成してもよく、或はまた第1および第2の2入力NANDゲートにより構成し、前記位相判定信号をそれぞれ個別に入力端に入力して、それぞれの出力信号をそれぞれ個別に入力端に入力して、それぞれの出力信号を対応する他のNANDゲートの他方の入力端に帰還入力するようして、当該第1および第2の2入力NANDゲートより安定したレベルの第1および第2の位相判定信号を出力するようにしてもよい。

[0014]

【実施例】次に、本発明について図面を参照して説明する。

3の"L"レベルのエッジにおいて、位相判定回路11 より出力される信号104および105をラッチして、 それぞれ信号106および107として出力するラッチ 回路12が新たに付加されている。また、図2(a) は、当該ラッチ回路12の第1の実施例を示すブロック 図であり、出力クロック103の"L"レベルのエッジ において、それぞれ信号104および105をラッチ し、信号106および107を出力するフリップフロッ プ回路14とフリップフロップ回路15とを備えて構成 10 される。なお、図3(a)、(b)、(c)、(d)お よび(e)は、本実施例における動作タイミング図であ る。以下、図1、図2および図3を参照して、ラッチ回 路12の第1の実施例を含む本実施例の動作について説 明する。なお、図1の位相判定回路11およびレベルシ フト回路13については、前述の従来例の場合と動作が 同様であるので、その説明は省略する。

6

【0016】図1および図2(a)において、DLL回 路の出力クロック103の入力に対応して、当該出力ク ロック103(図1(a)参照)が"H"レベルの状態 20 にある期間においては、位相判定回路11からは、従来 例の場合と同様に、信号104(図1(c)参照)およ び105 (図1 (b) 参照) が、共に"H" レベルにて 出力される。また、出力クロック103が"H"レベル から"L"レベルの状態に遷移する"L"レベル・エッ ジにおいては、信号104および105の内の一方が "L"レベル、他方が"H"レベルにて出力される。こ れらの信号104および105は、出力クロック103 を介して、それぞれフリップフロップ14および15に ラッチされて保持される。前述の従来例においては、出 30 力クロック103が "H" レベルの状態にある期間にお いては、レベルシフト回路13より出力される制御信号 108および109が或中間電圧レベルにて出力され、 また、出力クロック103が"L"レベルの期間中にお いては、制御信号108および109は、何れか一方の 制御信号が電源電圧VDDのレベルにて出力され、他方の 制御信号がMOSトランジスタのしきい値電圧VT のレ ベルにて出力される。

【0017】しかし、本発明においては、位相判定回路 11より出力される信号104(図3(b)参照)およ 40 び105(は図3(b)参照)は、ラッチ回路12において、それぞれフリップフロップ回路14および15においてラッチされてレベルが安定保持されており、出力クロック103が"H"レベルの状態にある期間においても、出力クロック103が入力クロック101に対して位相が進んでいる場合には、ラッチ回路12から出力される信号106は"H"レベルにて安定出力され、信号107は"L"レベルにて安定出力される。また、出力クロック103が入力クロック101に対して位相が進んで

号106は "L" レベルにて安定出力され、信号107 は"H"レベルにて安定出力される(図3(d)参 照)。

【0018】このラッチ回路12より出力される信号1 06および107の "H" レベルまたは "L" レベルの 安定出力の入力を受けて、レベルシフト回路13から は、制御信号108および109が、従来例におけるよ うに、中間レベルとして出力されることがなく、図3 (e) に示されるように、電源電圧 VDD の電圧レベルお ルにより規制される2値信号として確実に出力される。 しかも、これらの制御信号は、1サイクルの期間中にお いて一定レベル(VDD/VT)に維持される。

【0019】また、更に位相判定回路の非動作中、即ち 出力クロック103が"H"レベルの期間内において、 上述のように、制御信号が中間レベルにて出力されるこ とが排除されるために、位相検出回路における無為の消 費電流が削除されるという利点がある。図7 (a) およ び(b)は、ぞれぞれ従来例の動作タイミング図と、本 発明の1実施例の動作タイミング図の比較例を示す図で あり、各動作タイミング図において、下方に示されるの が電流波形を示している。この場合においては、電源電 圧3.3V、入/出力サイクル4nsの動作時におい て、位相検出回路における平均電流が、2.5mA(従 来例)から1.5mA(本発明)に低減されている。

【0020】次に、ラッチ回路の第2の実施例を含む、 本発明の1実施例の動作について説明する。、図2 (b) は、ラッチ回路の第2の実施例を示すブロック図 であり、当該ラッチ回路16は、NANDゲート17お よび18により構成される。このラッチ回路16を用い る場合には、当該ラッチ回路16に対する制御用とし て、外部クロック103を入力することが不要となり、 位相判定回路11より出力される信号104および10 5が、共に"H"レベルにてラッチ回路16に入力され る場合には、NANDゲート17および18より出力さ れる信号106および107は、それぞれ反転関係のレ ベル保持状態にあり、入力される信号104または信号 105の何れか一方の信号が"L"レベルに遷移した場 合に、始めて信号106および107のレベルが、それ ぞれ反転して出力される。従って、出力クロック103 40 51、55、56、68~71 が"H"レベルであっても、信号106および107の レベルは、当該出力クロック103には関係なく、所定 レベルに保持されている。なお、本実施例においては、 前述の第1の実施例に比較して構成トランジスタの数量 を削減することが可能であり、また、出力クロック10

3によるラッチ回路16に対する制御も不要となるため

に、回路規模ならびに配線領域を縮小することができる という利点がある。

[0021]

【発明の効果】以上説明したように、本発明は、DLL 回路の位相検出回路に適用されて、位相判定回路とレベ ルシフト回路との間に、前記位相判定回路より出力され る信号をラッチして保持するラッチ回路を設けることに より、前記位相判定回路の非動作時においても、前記ラ よび MOS トランジスタのしきい値電圧 V_T の電圧レベ 10 ッチ回路に保持されている安定レベルの位相判定回路の 出力信号を介して、1サイクルの期間内においても、2 値の制御信号を安定したレベルで生成することができる という効果がある。

> 【0022】また、前記制御信号が安定したレベルにて 生成されて、中間レベルの制御信号の生成が排除される ことにより、無為の消費電流を削除することができると いう効果がある。

【図面の簡単な説明】

【図1】本発明の1実施例の構成を示すブロック図であ 20 る。

【図2】前記1実施例におけるラッチ回路の第1の実施 例を示す回路図である。

【図3】前記1実施例の動作タイミング図である。

【図4】DLL回路の構成を示すブロック図である。

【図5】従来例の構成を示す回路図である。

【図6】従来例の動作タイミング図である。

【図7】従来例と本発明の動作タイミング図の比較照合 を示す図である。

【符号の説明】

30 1 1 位相判定回路

> 12, 16 ラッチ回路

> レベルシフト回路 13

14,15 フリップフロップ回路

17, 18 NANDゲート

41 4 相基本クロック発生回路

42 位相検出回路 2

43 位相シフト回路

44 位相調整量決定回路


45 出力回路


PMOSトランジス

52~54, 57, 60~67, 72~75 NMO Sトランジスタ

58、59 インパータ.

8





【図5】

